(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-252386 (P2000-252386A)

(43)公開日 平成12年9月14日(2000.9.14)

| (51) Int.Cl. ⁷ | | 識別記号 | | FΙ | | | Ŧ | -マコード(参考) |
|---------------------------|--------|-------|------|---------|---------------|----|---------|-----------|
| H01L | 23/12 | | | H01L | 23/12 | | Q | 2H092 |
| G02F | 1/1345 | | | G 0 2 F | 1/1345 | | | 5 C 0 9 4 |
| G09F | 9/30 | 3 4 7 | | G09F | 9/30 | | 347A | 5 E 3 1 9 |
| H01L | 21/60 | 3 1 1 | | H01L | 21/60 | | 3 1 1 S | 5 E 3 3 6 |
| H05K | 1/18 | | | H05K | 1/18 | | L | 5 F 0 4 4 |
| | | | 審査請求 | 未請求 請求 | 対項の数 1 | OL | (全 6 頁) | 最終頁に続く |

(21)出願番号

特願平11-51877

(22)出願日

平成11年2月26日(1999.2.26)

(71)出願人 000006633

京セラ株式会社

京都府京都市伏見区竹田鳥羽殿町6番地

(72)発明者 小紫 賢一

鹿児島県姶良郡隼人町内999番地3 京セ

ラ株式会社隼人工場内


最終頁に続く

(54) 【発明の名称】 表示装置

(57)【要約】

【課題】表示むらと、駆動用半導体素子の電極端子と延 在電極の電極パッドとの間の接続不良をなくす。

【解決手段】液晶表示装置1aにおいて、信号側基板5の非表示部領域12上には延在電極18のパターンが形成され、駆動用半導体素子9aがフェイスダウンにて接続されるが、延在電極18aの電極パッド20aはピッチP1にて配列し、延在電極18b、18cの電極パッド20bはピッチP2にて配列し、これら電極パッド20a、20bに対応し、駆動用半導体素子9aの電極端子群も同じピッチP1、P2にて形成される。そして、電極パッド20aの延在寸法幅Lと、出力用電極端子21aの電極端子幅Dとの関係が(L-D)<(P2-P1)となるように規定している。



1

【特許請求の範囲】

【請求項1】液晶、ELなどの矩形状の表示部を有する 基板の非表示部領域上に、上記表示部を構成する多数の 電極を延在し、その端部に電極パッド群を形成し、表示 部の周辺にそってほぼ平行に配設した長尺状の駆動用半 導体素子の各電極端子でもって上記電極パッド群上にフ ェイスダウン接続した表示装置であって、長辺方向にピ ッチP1にて、短辺方向にピッチP2にて電極端子を配 列した前記駆動用半導体素子を、長辺方向に配列した電 極パッドにおける延在寸法幅Lと電極端子幅Dとの関係 10 が(L-D) < (P2-P1) となるように規定した電 極パッド群上に配設せしめたことを特徴とする表示装 置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は駆動用半導体素子を フェイスダウンにて実装してなる液晶表示装置やEL表 示装置などの表示装置に関するものである。

[0002]

説明する。図4はCOG方式の液晶表示装置1の平面 図、図5は図4のX-X断面線による断面図、図6は駆 動用半導体素子付近の要部断面図、図7は駆動用半導体 素子付近の要部平面図、図8は駆動用半導体素子が搭載 される電極パッド群の要部平面図である。

【0003】COG方式の液晶表示装置1によれば、内 面にITOの透明電極2、3が形成されたガラス基板か ら成る走査側基板4と信号側基板5が対向して配置さ れ、各透明電極2、3の上にはポリイミド系樹脂の配向 膜が設けられ、さらに双方の基板4、5はシール部材6 30 を介して固定され、たとえば樹脂球状体からなるスペー サ7でもって基板間隔を一定にして、液晶8が封入され ている。駆動用半導体素子9が信号側基板5の非表示部 領域12上に設けられ、さらに入力ケーブル用のFPC 10と接続されている。

【0004】また、両者の基板4、5でもって表示部1 1をなし、信号側基板5の非表示部領域12上に、表示 部11をなす多数の透明電極3を延在し、他方の走査側 基板4上の透明電極2もAgペースト13を通して信号 電板14をなす。

【0005】しかも、駆動用半導体素子9を信号側基板 5上に搭載するには、フェイスダウンにて直接実装する 方式が用いられている。すなわち、金からなる駆動用半 導体素子9のバンプ電極22でもって、エポキシを主成 分とした樹脂中に導電粒子を分散させた異方導電樹脂2 3を介して電気的機械的に接続させる。

【0006】そして、信号側基板5上の駆動用半導体素 子9が搭載される領域には、図7および図8に示すよう に延在電極14のパターンを形成している。

【0007】各駆動用半導体素子9は長尺形状であり、 表示部11の周辺にそってほぼ平行に配設し、また、駆 動用半導体素子9の搭載面には四周に沿って多数の電極 端子を配列している。駆動用半導体素子9の長辺に配列 された電極端子群のうち一方辺には入力用電極端子が配 列され、これに対応して信号側基板5上には入力用電極 15が配列され、他方の電極端子群は出力用電極端子で あり、これに対応して信号側基板5上には延在電板14 aが形成されている。駆動用半導体素子9の両短辺に配 列された出力用電極端子群と接続される延在電極14 b、14cも形成されている。

【0008】また、駆動用半導体素子9の電極端子群に ついては、各電極端子を各辺ともにほぼ均等な間隔でも って配列し、これに対応して延在電極14a、14b、 14 c の各端部に設けた電極パッドも同じピッチで配列 されている。

【0009】図8は延在電極14aの電極パッド16a と、延在電極146の電極パッド166とを、ともにピ ッチP1にて配列した場合を示し、電極パッド16a上 【従来の技術】公知の液晶表示装置を図4~図9により 20 に配される出力用電極端子17a、ならびに電極パッド 16 b上に配される出力用電極端子17 bも示す。 [0010]

> 【発明が解決しようとする課題】しかしながら、上記の ような液晶表示装置1においては、延在電極14aと延 在電極146、14cとの間にて、駆動用半導体素子9 に至る配線長に差があり、配線長の長い延在電極14 b、14cは延在電板14aに比べて配線抵抗が大きく なり、これにより、表示むらなどの画質劣化が生じてい た。

【0011】また、駆動用半導体素子9を実装する場 合、図9に示すようにy軸方向に振れ易いことから、駆 動用半導体素子9の出力用電極端子17a、17bと、 電極パッド16a、16bとの位置関係にずれが生じ、 このような振れに伴う傾斜角度のが大きくなると、とく に電極パッド16bと出力用電極端子17bとの位置関 係において顕著なずれが生じ、その結果、駆動用半導体 素子9の出力用電極端子17bにて接続不良が発生する という課題があった。

【0012】本発明者は上記事情に鑑みて鋭意研究を重 側基板5の非表示部領域12上に延在し、これらで延在 40 ねた結果、長辺方向にピッチP1にて電極端子を配列 し、短辺方向にピッチP2にて電極端子を配列した駆動 用半導体素子を用いて、長辺方向に配列した電極パッド における延在寸法幅しと電極端子幅Dとの関係が(L-D) < (P2-P1)となるように規定した電極パッド</p> 群上にフェイスダウン接続することで、双方の課題がと もに解消し得ることを見い出した。

> 【0013】本発明は上記知見により完成されたもので あり、その目的は表示むらならびに駆動用半導体素子の 電極端子と延在電極の電極パッドとの間の接続不良をな 50 くし、これによって高品質かつ高信頼性の液晶表示装置

を提供することにある。

【0014】また、本発明の他の目的はかかる接続不良 をなくすことで、製造歩留りを高めて、生産コストを低 減させ、これによって低コストな液晶表示装置を提供す ることにある。

【0015】さらにまた、本発明の他の目的は表示むら と接続不良の双方を解消するための設計条件が規定され たことで、製造工程管理を容易になり、これによっても 生産コストを下げることにある。

[0016]

【問題点を解決するための手段】本発明の表示装置は、 液晶、ELなどの矩形状の表示部を有する基板の非表示 部領域上に、表示部を構成する多数の電極を延在し端部 に電極パッド群を形成し、表示部の周辺にそってほぼ平 行に配設した長尺状の駆動用半導体素子の各電極端子で もって電極パッド群上にフェイスダウン接続した構成に おいて、長辺方向にピッチP1にて、短辺方向にピッチ P2にて電極端子を配列した上記駆動用半導体素子を、 長辺方向に配列した電極パッドにおける延在寸法幅しと 電極端子幅Dとの関係が(L-D)<(P2-P1)と 20 なるように規定した電極パッド群上に配設せしめたこと を特徴とする。

[0017]

【発明の実施の形態】以下、本発明の表示装置を液晶表 示装置でもって例示する。本発明は図4と図5に示すC OG方式の液晶表示装置1と同じ構成であって、駆動用 半導体素子の電極端子配列構造および基板上の電極パッ ド配列構造に特徴があることで、その部分を図1~図3 により説明する。

【0018】図1は液晶表示装置1aに搭載した駆動用 30 半導体素子付近の要部平面図、図2は図1のY-Y線の 断面図、図3は駆動用半導体素子が搭載される電極パッ ド群の要部平面図である。なお、従来の液晶表示装置1 と同一部材には同一符号を付す。

【0019】液晶表示装置1aによれば、信号側基板5 の非表示部領域12上には延在電極18のパターンが形 成され、駆動用半導体素子9 aが延在電極18上にフェ イスダウンにて接続される。

【0020】駆動用半導体素子9aの搭載面には四周に そって多数の電極端子が配列され、長辺に配列された電 40 極端子群のうち一方は入力用電極端子であり、信号側基 板5上の入力用電極19と接合され、他方の電極端子群 は出力用電極端子であり、延在電極18aと接合され る。さらに駆動用半導体素子9aの両短辺に配列された 出力用電極端子群については、延在電極186、18c と接続される。

【0021】そして、図3に示すように延在電極18a の電極パッド20aはピッチP1にて配列し、延在電極 18b、18cの電極パッド20bはピッチP2にて配

用半導体素子9aの電極端子群も同じピッチP1、P2 にて形成される。また、同図にて、電極パッド20aお よび電極パッド20bと、駆動用半導体素子9aの出力 用電極端子21aおよび出力用電極端子21bとの位置 関係を示す。なお、出力用電極端子21 aと出力用電極 端子21 bは一般的な矩形状であるが、これに限定され るものではなく、円形状、楕円状、角状であってもよ

【0022】本発明においては、電極パッド20aの延 10 在寸法幅しと、出力用電極端子21 aの電極端子幅Dと の関係が(L-D)<(P2-P1)となるように規定 している。

【0023】上記構成の液晶表示装置1aにおいては、 かかる規定に基づいてP2>P1であることから、延在 電極18b(もしくは18c)の線幅は延在電極18a の線幅に比べて大きくなり、これにより、抵抗率が小さ くなることで、延在電極186の配線長が延在電極18 aの配線長に比べて長くても、双方間での抵抗差が小さ くでき、さらには抵抗差をほとんどなくすこともでき、 その結果、信号波形になまりが生じなくなり、表示むら が防ぐことができた。このような (L-D) は、10~ 30μ m、好適には $20\sim24\mu$ mにするとフェイスダ ウン実装装置の搭載バラツキを十分に吸収できるという 点でよい。

【0024】しかも、駆動用半導体素子9aをフェース ダウンする際に、所定の配設部位より振れた場合に、電 極パッド20bおよび駆動用半導体素子9aの出力用電 極端子21bとの位置関係において、その振れがもっと も顕著になるが、ピッチP2をピッチP1に比べて大き くすることで、その振れの度合いが低減される。そし て、双方のピッチ差(P2-P1)を(L-D)よりも 大きくすることで、とくに電極パッド20bと出力用電 極端子21 bとの間にて接続不良が発生しなくなり、最 大の効果が得られている。

【0025】つぎに一例を示すと、延在電極18b、1 8cの配線長が2.5mmであり、また、延在電極18 aの配線長が1mm、ピッチP1が70μm(電極パッ ド20aの幅: 40μm、各電極パッド20aの隙間: 30μm)、(L-D)が40μmである場合には、ピ ッチP2を110μm以上にすることで、駆動用半導体 素子9 aをフェースダウンした際に振れがあっても、電 極パッド20bと出力用電極端子21bとの間にて接続 不良が発生しなくなった。そして、延在電極186、1 8cの線幅sについては、延在電極18aとの間にて抵 抗差をなくすために、40μm×(2.5mm/1m

【0026】なお、本発明は上記実施形態例に限定され るものではなく、本発明の要旨を逸脱しない範囲内で種 々の変更や改良等は何ら差し支えない。たとえば、この 列し、これら電極パッド20a、20bに対応し、駆動 50 実施形態例では液晶表示装置でもって説明しているが、

-

これに代えてEL表示装置等の他の表示装置においても 同様な作用効果が得られる。

[0027]

【発明の効果】以上のとおり、本発明の表示装置によれば、表示部を有する基板の非表示部領域上に多数の電極を延在し端部に電極パッド群を形成し、駆動用半導体素子の各電極端子でもって電極パッド群上にフェイスダウン接続した場合に、長辺方向にピッチP1にて、短辺方向にピッチP2にて電極端子を配列した上記駆動用半導体素子を、長辺方向に配列した電極パッドにおける延在寸法幅しと電極端子幅Dとの関係が(L-D)<(P2-P1)となるように規定した電極パッド群上に配設したことで、表示むらならびに駆動用半導体素子の電極端子と延在電極の電極パッドとの間の接続不良をなくし、これによって製造歩留りを高めて、生産コストを低減させ、これによって低コストかつ高品質・高信頼性の液晶表示装置が提供できた。

【0028】また、本発明においては、表示むらと接続 不良の双方を解消するための設計条件が規定されたこと で、製造工程管理を容易になり、これによっても生産コ 20 ストを下げることができた。

【図面の簡単な説明】

【図1】本発明に係る液晶表示装置の要部平面図であ る

【図2】図1に示すY-Y線の断面図である。

【図3】本発明に係る液晶表示装置の電極パッド群の要 部平面図である。

【図4】COG方式の液晶表示装置の平面図である。

【図5】図1に示すX-X線の断面図である。

【図6】COG方式の液晶表示装置の要部断面図である。

【図7】COG方式の液晶表示装置の要部平面図である

【図8】従来の液晶表示装置における電極パッド群の要部平面図である。

【図9】駆動用半導体素子の実装振れを示す平面図である。

【符号の説明】

(4)

| 10 | 1、1 a | 液晶表示装置 |
|----|-------|----------|
| | 2,3 | 透明電極 |
| | 4 | 走査側基板 |
| | 5 | 信号側基板 |
| | 6 | シール部材 |
| | 8 | 液晶 |
| | 9、9 a | 駆動用半導体素子 |
| | 1 1 | 表示部 |
| | 1 2 | 非表示部領域 |

14、14a、14b、14c、18、18a、18 b、18c延在電極


15入力用電極16a、16b電極パッド17a、17b出力用電極端子20a、20b電極パッド23異方導電樹脂

P1、P2 ピッチ


 L
 電極パッド20aの延在寸法幅

 D
 出力用電極端子の電極端子幅


【図1】




【図2】




【図6】



【図5】





フロントページの続き

(51)Int.Cl.⁷ H O 5 K 3/34 識別記号 501 F I H O 5 K 3/34 テーマコード(参考) 501E F ターム(参考) 2H092 GA45 GA48 GA60 NA01 NA15 NA29 PA02 PA03 5C094 AA03 AA42 AA43 AA44 AA48 BA27 BA43 CA19 DA09 DB02 DB10 FA01 GB01 5E319 AA03 AB05 AC11 BB16 CC61 GG09 GG15 5E336 AA04 BC34 EE08 GG21

5F044 KK01 KK11 QQ02

CLIPPEDIMAGE= JP02000252386A

PAT-NO: JP02000252386A

DOCUMENT-IDENTIFIER: JP 2000252386 A

TITLE: DISPLAY

PUBN-DATE: September 14, 2000

INVENTOR-INFORMATION:

NAME COUNTRY KOMURASAKI, KENICHI N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY KYOCERA CORP N/A

APPL-NO: JP11051877

APPL-DATE: February 26, 1999

INT-CL (IPC): H01L023/12;G02F001/1345 ;G09F009/30 ;H01L021/60

;H05K001/18;H05K003/34

ABSTRACT:

PROBLEM TO BE SOLVED: To prevent variable display and a connection failure between an electrode terminal of a semiconductor device for driving and an electrode pad of an extended electrode.

 ${\tt SOLUTION:}$ On a non-indication region of a signal-side substrate, a pattern of

extended electrodes $18\,(18a,\ 18b,\ (18c))$ is formed and a semiconductor device

for driving is bonded face down. Electrode pads 20a of the extended electrodes

18a are arranged by a pitch P1 and electrode pads 20b of the extended

electrodes 18b, (18c) are arranged by a pitch P2. In correspondence with these

electrodes pads 20a, 20b, electrode terminals of the semiconductor device for

driving are also formed by the same pitches P1, P2. The extended width ${\tt L}$ of

each electrode pad 20a and the width D of each electrode terminal 21a for

output are so set as to satisfy (L-D) < (P2-P1).

COPYRIGHT: (C) 2000, JPO